Answer any seven out of ten. દશમ ાથી કોઇપણ સ તન જવ બ આપો. 1. Draw voltage transfer characteristic of ideal inverter. ૧. આઈડલ ઇનવરટરની વોલરજ રર નસફર લ કષણણકત ગર ફ દોરો. 2. Define the terms: V , V , V , V . oh ol ih il ૨. V , V , V , V ની વય ખય આપો. oh ol ih il 3. Define the terms: NM NM L, H. ૩. NM NM ની વયખય આપો. L, H 4. Write input voltage range for different operating modes of Resistive load inverter. ૪. રણ જસરીવ લોડ ઇનવરટર ન જદ જદ ઓપરણ રાગ મોડસ મ ર ઈનપર વોલરજ રજ લખો. 5. Compare enhancement load nMOS inverter with depletion load nMOS inverter. ૫. enhancement load nMOS ઇનવરટરની depletion load nMOS ઇનવરટર સ થ તલન કરો. 6. Draw Resistive load inverter circuit. ૬. Resistive load ઇનવરટર ની સણકટર દોરો. 7. Draw layout of CMOS inverter with p type substrate. ૭. P ર ઇપ સબસરરર- CMOS ઇનવરટર નો લઆઉર દોરો. 8. Write conditions of pMOS transistor in various operating regions of CMOS inverter circuit. ૮. CMOS ઇનવરટર સણકટરમ ા pMOS રર નસસીસરર ની જદી જદી ણસથણત ણવષ લખો. 9. Define power dissipation in an inverter circuit. ૯. ઇનવરટર સણકટર મ ર પ વર ણડસસીપશન ની વય ખય આપો. 10. List the advantages of CMOS inverter. ૧૦. CMOS ઇનવરટર ન ફ યદ જણ વો.
Draw energy band diagram of p type silicon substrate. પરશન. ર (અ) P ર ઇપ ણસણલકોન સબસરરર નો એનણજટ બનડ ડ યગર મ દોરો.
[3 marks]Draw energy band diagram of MOS structure operating in depletion mode under small gate bias. (અ) ડપલશન મોડમ ા સમોલ ગર બ યસ મ ર MOS સરરકચર નો એનણજટ બનડ ડ યગર મ 1/3 દોરો.
[3 marks]Draw the physical structure of an n channel enhancement type MOSFET. (બ) n channel enhancement type MOSFET ના ણફણજકલ સરરકચર દોરો.
[3 marks]Draw various circuit symbols for p channel enhancement type MOSFETs. (બ) p channel enhancement type MOSFETs ન સણકટર ણસમબોલ દોરો.
[3 marks]Explain drain current vs drain voltage characteristic of an n-channel MOSFET with necessary diagram. (ક) n-channel MOSFET મ ર ડરઇન કરર vs ડરઇન વોલરજ નો લ કષણણકત ગર ફ સમજાવો.
[4 marks]Write a short on FPGA. (ક) FPGA પર નોધ લખો.
[4 marks]Explain CMOS ring oscillator circuit. (ડ) CMOS ણરાગ ઑસીલરર સમજાવો.
[4 marks]Draw and explain two input NOR gate with depletion nMOS loads. (ડ) two input NOR gate with depletion nMOS loads સણકટર દોરી સમજાવો.
[4 marks]Explain CMOS inverter circuit in brief. પરશન. 3 (અ) CMOS inverter સણકટર રાક મ ા સમજાવો.
[3 marks]Draw CMOS NAND2 gate. (અ) CMOS NAND2 gate દોરો.
[3 marks]Implement the following logic circuit using CMOS inverter: Y = (DEA + BC)’ (બ) CMOS inverter ની મદદ થી લોણજક સણકટર દોરો Y = (DEA + BC)’
[3 marks]Implement the following logic circuit using CMOS inverter: Y = ((A + B)(C + D))’ (બ) CMOS inverter ની મદદ થી લોણજક સણકટર દોરો Y = ((A + B)(C + D))’
[3 marks]Implement the following logic circuit using depletion nMOS load inverter: (ક) Y = (A(D + E) + BC)’ depletion nMOS load inverter ની મદદ થી લોણજક સણકટર દોરો Y = (A(D + E) + BC)’
[4 marks]Explain CMOS SR latch circuit based on NOR gate. (ક) CMOS SR latch circuit based on NOR gate સમજાવો.
[4 marks]Implement clocked SR latch based on NAND gate using depletion load NMOS inverter. (ડ) clocked SR latch based on NAND gate, depletion load NMOS inverter ની મદદથી દોરો.
Write a VHDL programme for 4 input OR gate. પરશન. ૪ (અ) 4 input OR gate મ ર VHDL પરોગર મ લખો.
[3 marks]Write a VHDL programme for logic Y = AB’ + C(D + E) (અ) Y = AB’ + C(D + E) મ ર VHDL પરોગર મ લખો.
[3 marks]Write VHDL programme for Full Adder. (બ) Full Adder મ ર VHDL પરોગર મ લખો.
[4 marks]Write VHDL programme for XOR gate using structural method. (બ) XOR gate મ ર VHDL પરોગર મ structural મથડ થી લખો.
[4 marks]Explain VLSI design flow using Ychart. (ક) VLSI ડીજાઇન ફલો Y ચ રટ થી સમજાવો.
[7 marks]Write VHDL programme for 4x1 multiplexer. પરશન. ૫ (અ) 4x1 multiplexer મ ર VHDL પરોગર મ લખો.
[4 marks]Write VHDL programme for 4 bit parallel adder using structural method. (બ) 4 bit parallel adder મ ર VHDL પરોગર મ structural મથડ થી લખો.
[4 marks]Write VHDL programme for D Flip Flop. (ક) D Flip Flop મ ર VHDL પરોગર મ લખો.
[3 marks]Write VHDL programme for JK Flip Flop. (ડ) JK Flip Flop મ ર VHDL પરોગર મ લખો. 3/3
[3 marks]Implement clocked JK flip flop based on NAND gate using CMOS inverter. (ડ) clocked JK flip flop based on NAND gate, CMOS inverter ની મદદથી દોરો. 2/3
[4 marks]