Answer any seven out of ten. દશમ ાથી કોઇપણ સ તન જવ બ આપો. 1. Draw cross section diagram of Nchannel and Pchannel of MOSFET. ૧. N ચનલ અન P ચનલ MOSFETનો કરોસ સકશન ડ ય ગર મ દોરો. 2. Write VHDL code for AND gate. ૨. AND ગટ મ ટ VHDL કોડ લખો. 3. Define concept of Design Hierarchy. ૩. ડીસ ઇન Hierarchyનો ખય લ વય ખય યયત કરો. 4. Define VOH, VOL, VIH, VIL. ૪. VOH, VOL, VIH, VIL વય ખય યયત કરો. 5. Differentiate between MOS transistor and BJT. ૫. MOS ટર યઝિસટર અન BJT વચચનો ભદભ વ આપો. 6. List advantage and disadvantage of FPGA. ૬. FPGAન ફ યદ અન ગરફ યદ આપો. 7. Draw diagram of CMOS Inverter. ૭. CMOS ઇઝવટટરનો ડ ય ગર મ દોરો. 8. Draw diagram of NMOS Inverter. ૮. NMOS ઇઝવટટરનો ડ ય ગર મ દોરો. 9. Define Noise Margin with diagram. ૯. Noise Margin ડ ય ગર મ સ થ વય ખય યયત કરો. 10. Draw code structure of VHDL. ૧૦. VHDLનો કોડ Structure દોરો.
Draw output characteristics of different type of MOSFET. પરશન. ર (અ) અલગ અલગ ટ ઇપન MOSFETની આઊટપટ લ કષયણકત દોરો.
[3 marks]Explain transfer characteristics of different type of MOSFET. (અ) અલગ અલગ ટ ઇપન MOSFETની ટર ઝસફર લ કષયણકત દોરો.
[3 marks]Explain AOI logic with example. (બ) AOI લોજીક ઉદ હરણ સ થ સમજાવો.
[3 marks]Explain OAI logic with example. 1/3 (બ) OAI લોજીક ઉદ હરણ સ થ સમજાવો.
[3 marks]Draw and Explain Accumulation region and Depletion region of MOS system. (ક) MOS યસસટમનો Accumulation પરદશ અન યડપલશન પરદશ દોરો અન સમજાવો.
[4 marks]Draw and Explain linear region and saturation region of MOSFET Transistor. (ક) MOSFET ટર યઝિસટરનો Linear પરદશ અન Saturation પરદશ દોરો અન સમજાવો.
[4 marks]Draw and Explain Ychart design flow in brief. (ડ) Ychart ડીસ ઇન ફલો સાયકષપતમ ાદોરો અન સમજાવો.
[4 marks]Write a short note on Standard Cell Based Design. (ડ) સટ ઝડડ સલ બસ ડીસ ઇન યવષ ટકનૌઘ લખો.
[4 marks]Implement the logic function C = (A(B +C) +D(E+F))’ using NMOS load. પરશન. 3 (અ) C = (A(B +C) +D(E+F))’ લોજીક ફાકશન NMOS લોડની મદદથી અમલ કરો.
[3 marks]Implement the logic function C = (P(Q +R))’ using CMOS Logic. (અ) C = (P(Q +R))’ લોજીક ફાકશન CMOS લોજીકની મદદથી અમલ કરો.
[3 marks]Write the VHDL Code for Full Adder. (બ) Full Adder મ ટ VHDL કોડ લખો.
[3 marks]Write the VHDL Code for Half Subtractor. (બ) Half Subtractor મ ટ VHDL કોડ લખો.
[3 marks]Write the VHDL Code for EX NOR gate with Structural model. (ક) EX NOR ગટ મ ટ Stractural મોડલ સ થ VHDL કોડ લખો.
[4 marks]Explain Data flow model with example in VHDL Code. (ક) ડટ ફલો મોડલ ઉદ હરણ સ થ VHDL કોડ સમજાવો.
[4 marks]Write VHDL code for Up Counter. (ડ) Up Counter મ ટ VHDL કોડ લખો.
[4 marks]Draw and Explain NOR based Clocked J Kflip flop circuit. પરશન. ૪ (અ) NOR બિ કલોક J K ફલીપ ફલોપ સરયકટ દોરો અન સમજાવો.
[3 marks]Draw and Explain NAND based S Rflip flop with depletion load NMOS. (અ) NAND બસ S R ફલીપ ફલોપ NMOS યડપલશન લોડ સ થ દોરો અન સમજાવો.
[3 marks]Write VHDL code for D Flip Flop. (બ) D ફલીપ ફલોપ મ ટ VHDL કોડ લખો.
[4 marks]Write VHDL code for 16 to 1 Multiplexer. (બ) 16 to 1 Multiplexer મ ટ VHDL કોડ લખો.
[4 marks]Draw and explain NAND and NOR gate with CMOS logic. 2/3 (ક) NAND અન NOR ગટ CMOS લોજીક સ થ દોરો અન સમજાવો
[7 marks]Write VHDL code for Parity Generator. પરશન. ૫ (અ) Parity Generator મ ટ VHDL કોડ લખો.
[4 marks]Draw and Explain circuit of Cascaded CMOS Inverter. (બ) Cascaded CMOS Inverter સરયકટ દોરો અન સમજાવો.
[4 marks]Draw and Explain circuit of Resistive load Inverter. (ક) Resistive load Inverter સરયકટ દોરો અન સમજાવો.
[3 marks]Draw and Explain clocked SR Flip Flop circuit base on NOR gate. (ડ) NOR બિ clocked SR ફલીપ ફલોપ સરયકટ દોરો અન સમજાવો. 3/3
[3 marks]Write VHDL code for 2 to 4 Decoder. (ડ) 2 to 4 ડીકોડર મ ટ VHDL કોડ લખો.
[4 marks]