Answer any seven out of ten. દશમ ાથી કોઇપણ સ તન જવ બ આપો. 1. Define Vand V IL OL ૧. V અન V ની વય ખય આપો IL OL 2. Draw Simplified Symbol of n-type Enhancement and Depletion MOSFET ૨. N ચનલ ડપલશન અન એનહાનસમનટ MOSFET નો સાદો સસમબોલ દોરો. 3. Write entity for 2 input NAND Gate in VHDL code ૩. ૨ ઇનપટ NAND Gate ની entity VHDL code મ લખો. 4. Draw Structure of n-channel Enhancement MOSFET ૪. n- ચનલ એનહ નસમનટ MOSFET ન બાધ રણ દોરો 5. Write Architecture for 2-input EXOR Gate in VHDL Code ૫. ૨ ઇનપટ EXOR Gate ન આરકિટકચર VHDL code મ લખો 6. Write name of all operating regions for MOSFET for different states of V DS andV GS ૬. V અન V ન અલગ-અલગ વોલટજ લવલ પરમ ણ MOSFET ન દરક ઓપરટટનગ DS GS રીજીયન ન ન મ લખો. 7. Draw two input NOR Gate circuit with depletion NMOS Load ૭. ડપલશન NMOS Load વ ળ ૨ ઇનપટ NOR Gate ની આકરતી દોરો. 8. Draw VTC of a realistic NMOS Inverter ૮. વ સતવવક NMOS Inverter ની વોલટજ ટ ાસફર કરકટટરવસટક દોરો. 9. Write Architecture for 2-input AND Gate in VHDL Code ૯. ૨ ઇનપટ AND Gate ન આરકિટકચર VHDL code મ લખો 10. Write name of different VLSI Design Styles ૧૦. અલગ-અલગ પરક રની VLSI ડીઝ ઈન સટ ઈલ ન ન મ લખો.
Explain effect of external bias on two terminal MOS device in brief with necessary diagram પરશન. ર (અ) ૨- ટરમિનલ MOS વસસટમ ન બહ રથી આપવ મ આવત વોલટજ ન ક રણ થતી અસર જરરી આકરતી દોરી સમજાવો.
[3 marks]1/3
[ marks]Compare enhancement load NMOS and Depletion Load NMOS Inverter (અ) એનહ નસમનટ લોડ NMOS અન ડપલશન લોડ NMOS ઇનવટિર ની સરખ મણી કરો.
[3 marks]Explain Resistive Load Inverter in brief (બ) રવસવસટવ લોડ ઇનવટિર ટ ાકમ સમજાવો.
[3 marks]Explain Design Hierarchy for 16-bit adder (બ) ૧૬-bit adder મ ટ ટડઝ ઇન હ યર કી સમજાવો.
[3 marks]Draw and Explain Y Chart in brief (ક) Y- ચ ટ િદોરીન ટાકમ સમજાવો.
[4 marks]Write VHDL code for 4 x 1 Multiplexer (ક) ૪ X ૧ મવલટપલકસર નો VHDL code લખો.
[4 marks]Write short note on FPGA (ડ) FPGA પર ટાક નોધ લખો.
[4 marks]Write Short note on Gate Array Design (ડ) Gate Array Design પર ટાક નોધ લખો.
[4 marks]Explain Noise Margin with necessary diagram પરશન. 3 (અ) જરરી આકરતી દોરી નોઇસ મ રજીન સમજાવો.
[3 marks]Explain operation of CMOS load inverter circuit in brief (અ) CMOS load ઇનવટિર સરટકટ ન ક યિ ટાકમ સમજાવો.
[3 marks]Draw and Explain 2 input NAND Gate with Depletion NMOS Load (બ) ડપલશ ન NMOS લોડ વ ળો ૨ ઇનપટ NAND ગઇટ આકરવત દોરી સમજાવો.
[3 marks]Draw and Explain 2 input NOR Gate with Depletion NMOS Load (બ) ડપલશન NMOS લોડ વ ળો ૨ ઇનપટ NOR ગઇટ આકરવત દોરી સમજાવો.
[3 marks]Draw and Explain 2 input NAND Gate using CMOS logic (ક) CMOS લોજીક વ ળો ૨ ઇનપટ NAND ગઇટ આકરવત દોરી સમજાવો
[4 marks]Draw and Explain 2 input NOR Gate using CMOS logic (ક) CMOS લોજીક વ ળો ૨ ઇનપટ NOR ગઇટ આકરવત દોરી સમજાવો
[4 marks]Implement the logic function using Y = ((P+Q)R + ST)’ using CMOS logic . (ડ) Y = ((P+Q)R + ST)’ લોજીક ફાકશન CMOS લોજીક નો ઉપયોગ કરી અમલમ મકો.
Implement EX-NOR gate using CMOS circuit. પરશન. ૪ (અ) CMOS સકીટ નો ઉપયોગ કરી EX-NOR ગઇટ અમલમ મકો
[3 marks]2/3
[ marks]Write VHDL code for D Flip Flop (અ) D Flip Flop મ ટ VHDL કોડ લખો.
[3 marks]Write VHDL code for UP Counter (બ) અપ-ક ઉનટર મ ટ VHDL કોડ લખો.
[4 marks]Draw and Explain Clocked S R Latch circuit using NOR Gate (બ) NOR ગઇટ નો ઉપયોગ કરીન Clocked S R Latch સરટકટ આકરતી દોરી સમજાવો.
[4 marks]Explain operation of MOSFET in brief (ક) MOSFET ન ક યિ ટ ાકમ સમજાવો
[7 marks]Write VHDL code for 2 to 4 decoder પરશન. ૫ (અ) 2 to 4 decoder મ ટ VHDL કોડ લખો.
[4 marks]Write VHDL Code for Full Adder (બ) Full Adder મ ટ VHDL કોડ લખો.
[4 marks]Write VHDL Code for 2- input OR Gate (ક) ૨- ઇનપટ OR ગઇટ મ ટ VHDL કોડ લખો.
[3 marks]Write VHDL Code for 2- input NAND Gate (ડ) ૨- ઇનપટ NAND ગઇટ મ ટ VHDL કોડ લખો. 3/3
[3 marks]Implement the logic function Z = (AB +C) +D)’ using NMOS Load (ડ) Z = (AB +C) +D)’ લોજીક ફાકશન NMOS Load નો ઉપયોગ કરી અમલમ મકો
[4 marks]