VLSI — Summer 2024

Draw the structure of FinFET and write its advantages. પરશન.1 (અ) FinFET ની રચના દોરો અન તના ફાયદા લખો.

Explain depletion and inversion of MOS structure under external bias (બ) એકસટનનલ બાયઝ હઠળ MOS રચનાન ડપલલશન અન ઇનવરઝન સમજાવો

Explain n-channel MOSFET with the help of its Current-Voltage characteristics. (ક) n-ચનલ MOSFET ન તની કરનટ-વોલટજ લાકષલિકતાઓની મદદથી સમજાવો.

Define scaling. Compare full voltage scaling with constant voltage scaling. Write the disadvantages of scaling. (ક) સકલલગ વયાખયાલયત કરો. full voltage સકલલગ સાથ constant voltage સકલલગની ત લના કરો. સકલલગના ગરફાયદા લખો.

Draw two input NAND gate using CMOS. પરશન.2 (અ) CMOS ની મદદ થી બ ઇનપ ટ NAND ગટ દોરો.

Explain noise immunity and noise margin for nMOS inverter. (બ) nMOS ઇનવટનર માટ noise immunity અન noise margin સમજાવો.

Explain Voltage Transfer Characteristics (VTC) of CMOS inverter. (ક) CMOS ઇનવટનરની વોલટજ ટરાનસફર લાકષલિકતાઓ (VTC) સમજાવો.

Implement NOR2 gate using depletion load nMOS. પરશન.2 (અ) લડપલશન લોડ nMOS નો ઉપયોગ કરીન NOR2 ગટનો અમલ કરો.1

Differentiate between enhancement load inverter and Depletion load inverter. (બ) એનહાનસમનટ લોડ ઇનવટનર અન લડપલશન લોડ ઇનવટનર વચચ તફાવત શોધો.

Explain Depletion load nMOS inverter with its VTC. (ક) લડપલશન લોડ nMOS ઇનવટનરન તના VTC સાથ સમજાવો. Q. 3 (a) Implement EX-OR using Depletion load nMOS. પરશન.3 (અ) લડપલશન લોડ nMOS નો ઉપયોગ કરીન EX-OR નો અમલ કરો.

Explain design hierarchy with example. (બ) લડઝાઇન હાઈરાકી ન ઉદાહરિ સાથ સમજાવો.

Draw and explain Ychart design flow. (ક) Y ચાટન લડઝાઇન ફલો દોરો અન સમજાવો.

Q. 3 (a) Implement NAND2 - SR latch using CMOS પરશન.3 (અ) CMOS નો ઉપયોગ કરીન NAND2 - SR લચનો અમલ કરો.

Which method is used to transfer pattern or mask on the silicon wafer? Explain it with neat diagrams (બ) લસલલકોન વફર પર પટનન અથવા માસક ટરાનસફર કરવા માટ કઈ પદધલતનો ઉપયોગ થાય છ? તન સ ઘડ આકલતઓ સાથ સમજાવો.

Which are the methods used to deposit metal in MOSFET fabrication? Explain deposition in detail with proper diagram. (ક) MOSFET ફલિકશનમા metal deposit કરવા માટ કઈ પદધલતઓનો ઉપયોગ થાય છ? યોગય ડાયાગરામ સાથ લડપોલઝશનન લવગતવાર સમજાવો. Q. 4 (a) Implement Z= ((A+B+C)·(D+E+F). G)’ with depletion nMOS load. પરશન.4 (અ) લડપલશન nMOS લોડ સાથ Z= ((A+B + C)·(D+E+F). G)’ અમલમા મકો.

List and explain the design styles used in VERILOG. (બ) VERILOG મા વપરાતી લડઝાઇન શલીઓની સલચ બનાવો અન સમજાવો.

Implement NAND2 SR latch using CMOS and also implement NOR2 SR latch using CMOS. (ક) CMOS નો ઉપયોગ કરીન NAND2 SR લચનો અમલ કરો અન CMOS નો ઉપયોગ કરીન NOR2 SR લચનો પિ અમલ કરો.

Q. 4 (a) Implement Y= (ABC + DE + F)’ with depletion nMOS load. પરશન.4 (અ) Y= (ABC + DE + F)’ ન લડપલશન nMOS લોડ સાથ અમલમા મકો.

Write Verilog Code to implement full adder. (બ) ફલ એડરન અમલમા મકવા માટ વલરલોગ કોડ લખો.

Implement Y =( S1’S0’I0 + S1’S0 I1 + S1 S0’ I2 + S1 S2 I3) using depletion load (ક) લડપલશન લોડનો ઉપયોગ કરીન Y = (S1’S0’I0 + S1’S0 I1 + S1 S0’ I2 + S1 S2 I3) લાગ કરો

Implement the logic function G = (PQR +U(S+T))’ using CMOS પરશન.5 (અ) CMOS નો ઉપયોગ કરીન લોલજક ફકશન G = (PQR +U(S+T))’ નો અમલ કરો

Implement 8×1 multiplexer using Verilog2 (બ) વલરલોગનો ઉપયોગ કરીન 8×1 મલલટપલકસર અમલમા મકો.

Implement 4 bit full adder using structural modeling style in Verilog. (ક) વલરલોગમા સટરકચરલ મોડલલગ શલીનો ઉપયોગ કરીન 4 બીટ ફ લ એડરન લાગ કરો.

Implement logic function Y = ((AF(D + E) )+ (B+ C))’ using CMOS. પરશન.5 (અ) CMOS નો ઉપયોગ કરીન લોલજક ફકશન Y = ((AF(D + E) )+ (B+ C))’ ન અમલમા મકો.

Implement 4 bit up counter using Verilog (બ) વલરલોગનો ઉપયોગ કરીન 4 બીટ અપ કાઉનટર અમલમા મકવ

Implement 3:8 decoder using behavioral modeling style in Verilog. (ક) વલરલોગમા લબહલવયરલ મોડલલગ સટાઈલનો ઉપયોગ કરીન 3:8 ડીકોડરનો અમલ કરો