VLSI — Winter 2025

Explain Gradual Channel Approximation. (ક) Gradual Channel Approximation સમજાવો.

Draw symbols of n-channel and p-channel enhancement MOSFET and depletion MOSFET. પરશન.1 (અ) n-channel અન p-channel enhancement MOSFET તમજ depletion MOSFET ના પરતીકો દોરો

Explain accumulation of MOS structure under external bias with it’s energy band diagram. (બ) એકસટનનલ બાયસ હઠળ MOS સટટકકચર ન એકયમલશન તના એનજી બનડ ડાયાગરામ સાથ સમજાવો.

List advance MOSFET technologies. Explain any one with its structure, advantages and disadvantages. (ક) એડવાનસ MOSFET તકનીકોની સચચ બનાવો. કોઈપણ એકન તની રચના, ફાયદા અન ગરફાયદા સાથ સમજાવો.

Implement NOR2 gate using CMOS પરશન.2 (અ) CMOS નો ઉપયોગ કરીન NOR2 ગટનો અમલ કરો

Explain enhancement load inverter. (બ) એનહાનસમનટ લોડ ઇનવટનર સમજાવો.

Explain Resistive load inverter with its VTC. Explain the problems related to resistive load inverter.1 (ક) રચ જસટટીવ લોડ ઇનવટનરન તના VTC સાથ સમજાવો. રચ જસટટીવ લોડ ઇનવટનર સબચિત સમસટયાઓ સમજાવો. Q. 3 (a) Implement Z= (AB + DE)’using Depletion load nMOS. પરશન.3 (અ) ચડપલશન લોડ nMOS નો ઉપયોગ કરીન Z= (AB + DE)’ નો અમલ કરો.

Define: 1) Hierarchy 2) Modularity 3) Locality 4) Regularity (બ) વયાખયાચયત કરો: 1) હાઈરાકી 2) મોડયલાચરટી 3) લોકાચલટી 4) રગ યલાચરટી

Explain Ychart with VLSI design flow. (ક) Y ચાટન ન VLSI ચડઝાઇન ફલો સાથ સમજાવો.

Q. 3 (a) Implement NOR2 - SR latch using CMOS. પરશન.3 (અ) CMOS નો ઉપયોગ કરીન NOR2 - SR લચનો અમલ કરો.

Differentiate between wet etching and dry etching. (બ) વટ ઈચીગ અન ડાય ઈચીગ વચચ તફાવત કરો.

Explain various step of VLSI chip fabrication process with neat diagram. (ક) VLSI ચચપ ફચિકશન પરચિયાના ચવચવિ સટટપન સઘડ રખ ાકચત સાથ સમજાવો. Q. 4 (a) Implement Z= ((A+B)·(D+E))’ with depletion nMOS load. પરશન.4 (અ) Z= ((A+B)·(D+E))’ ન ચડપલશન nMOS લોડ સાથ અમલમા મકો.

What is module? Explain with one example.. (બ) મોડયલ શ છ? એક ઉદાહરણ સાથ સમજાવો..

Explain AOI and OAI with suitable example. (ક) યોગય ઉદાહરણ સાથ AOI અન OAI સમજાવો.

Q. 4 (a) Implement Y= (ABC + DE + F)’ with depletion nMOS load. પરશન.4 (અ) Y= (ABC + DE + F)’ ન ચડપલશન nMOS લોડ સાથ અમલમા મકો.

Draw and Explain Clocked CMOS SR Latch circuit on NAND gate (ક) NAND ગટથી કલોકડ CMOS SR લચ સચકનટ દોરો અન સમજાવો

Write Verilog Code to implement 16x1 multiplexer. (બ) 16x1 મચટટપલકસરન અમલમા મકવા માટ વચરલોગ કોડ લખો.

Draw two input NAND gate using depletion load nMOS. પરશન.2 (અ) ચડપલશન લોડ nMOS નો ઉપયોગ કરીન બ ઇનપટ NAND ગટ દોરો.

Define VOH, VOL, VIL, and VIH. (બ) VOH, VOL, VIL અન VIH ન વયાખયાચયત કરો

Draw CMOS inverter and explain its operation with VTC. (ક) CMOS ઇનવટનર દોરો અન તની કામગીરી VTC સાથ સમજાવો.

Implement 8:3 encoder using behavioral modeling style in Verilog. (ક) વચરલોગમા ચબહવયરલ મોડચલગ શલીનો ઉપયોગ કરીન 8:3 એનકોડરનો અમલ કરો.

Implement the logic function G = (PR(S+T))’ using CMOS પરશન.5 (અ) CMOS નો ઉપયોગ કરીન લોચજક ફકશન G = (PR(S+T))’ નો અમલ કરો

Implement XOR gate using data flow, behavioral and structural modeling styles in Verilog. (ક) વચરલોગમા ડટા ફલો, ચબહવયરલ અન સટટકચરલ મોડચલગ શલીઓનો ઉપયોગ કરીન XOR ગટનો અમલ કરો.

Implement logic function Y = (A + B)+ C(D+ E) using CMOS. પરશન.5 (અ) CMOS નો ઉપયોગ કરીન લોચજક ફકશન Y =(A + B)+ C(D+ E) ન અમલમા મકો.

Write VERLIOG code to implement R Sflip flop (બ) R S ચફલપ ફલોપન અમલમા મકવા માટ VERLIOG કોડ લખો

Implement 2×4 decoder using Verilog (બ) વચરલોગનો ઉપયોગ કરીન 2×4 ડીકોડર ન અમલમા મકો.