Write advantages of High K FINFET. પરશન.1 (અ) High K FINFET ના ફાયદા લખો.
[3 marks]Define terms : (1) pinch off point (2) Threshold Voltage. (બ) વયાખયાયયત કરો: (1)pinch off point (2) Threshold Voltage.
[4 marks]Draw and explain structure of MOSFET. transistor. (ક) MOSFET ન બધારણ દોરો અન સમજાવો.
[7 marks]Compare Full Voltage Scaling and Constant Voltage Scaling. (ક) Full Voltage Scaling અન Constant Voltage Scaling ની સરખામણી કરો.
[7 marks]Draw Resistive Load Inverter. Write the input voltage range for different operating region of operation. પરશન.2 (અ) રય સયટિવ લોડ ઈનવિટર દોરો.જ દા જ દા ઓપરશ ન રીજન માિ ઇનપ િ વોલિજ ની રન જ લખો.
[3 marks]Draw and Explain VDS -ID and VGS -ID characteristics of Nchannel MOSFET. (બ) N ચનલ MOSFETની VDS-ID અન VGS-ID લાકષયણકતાઓ દોરો અન સમજાવો.
[4 marks]Draw & Explain working of Depletion Load NMOS Inverter circuit. (ક) યડપલશનલોડ NMOS ઈનવિટર સયકટિ દોરો અન તની કાયટ પદધયત સમજાવો.
[7 marks]Describe advantages of CMOS Inverter. પરશન.2 (અ) CMOS ઈનવિટર ના ફાયદા વણટવો.
[3 marks]Draw and Explain Noise Margin in detail. (બ) નોઇસ માયજનટ યવગતવાર દોરો અન સમજાવો.
[4 marks]Draw and Explain VTC of N MOS Inverter. (ક) N MOS ઈનવિટર ની VTC દોરો અન સમજાવો. Q. 3 (a) Draw and explain generalized multiple input NOR gate structure with Depletion NMOS load. પરશન.3 (અ) Generalized મલિીપલ ઈનપ િ NOR ગિ ન બાધકામ ડીપલશન N MOS લોડ સાથ1 દોરો અન સમજાવો.
[3 marks]Differentiate AOI and OAI logic circuits. (બ) AOI અન OAI ના તફાવત લખો.
[4 marks]Implement two input EX-OR gate using CMOS, and logic function Z = (AB +CD)’ using NMOS Load. (ક) EX-OR gate CMOS ની મદદથી અન લોજીક ફકશન Z = (AB +CD)’ NMOS લોડની મદદથી અમલમા મકો.
[7 marks]Q. 3 (a) Draw and explain generalized multiple input NAND gate structure with Depletion NMOS load. પરશન.3 (અ) Generalized મલિીપલ ઈનપ િ NAND ગિ ન બાધકામ ડીપલશન N MOS લોડ સાથ દોરો અન સમજાવો.
[3 marks]Implement logic function Y = ((P+R)(S+T))’ using CMOS logic. (બ) ((P+R)(S+T))’ લોજીક ફકશન CMOS લોજીકની મદદથી અમલીકરણ કરો.
[4 marks]Describe the working of SR latch circuit. (ક) SR latch circuit ની કાય ટપદધયત વણટવો. Q. 4 (a) Compare Etching methods in chip fabrication. પરશન.4 (અ) યચપ ફયિકશન મા Etching methods ની સરખામણી કરો.
[3 marks]Write short note on Lithography. (બ) િ ક નોધ લખો : Lithography
[4 marks]Explain Regularity, Modularity and Locality. (ક) Regularity, Modularity and Locality સમજાવો.
[7 marks]Q. 4 (a) Define Design Hierarchy. પરશન.4 (અ) Design Hierarchy વયાખયાયયત કરો.
[3 marks]Draw and Explain VLSI design flow chart. (બ) VLSI design flow chart દોરો અન સમજાવો.
[4 marks]Write short note on ‘VLSI Fabrication Process’ (ક) િ ક નોધ લખો : ‘VLSI Fabrication Process’
[7 marks]Compare different styles of Verilog programming in VLSI. પરશન.5 (અ) વરીલોગ પરોગરાયમગની જ દી જ દી પદધયત સરખાવો.
[3 marks]Write Verilog program of NAND gate using behavioral method. (બ) યબહયવયરલ પદધયતથી NAND gate નો વરીલોગ પરોગરામ લખો.
[4 marks]Draw 4X1 multiplexer circuit. Develop Verilog program of the circuit using case statement. (ક) 4X1 multiplexerની સયકટિ દોરો. Case ટિિમિ થી આ સયકટિ નો વરીલોગ પરોગરામ બનાવો.
[7 marks]Define Testbench with example. પરશન.5 (અ) ઉદાહરણ સાથ Testbench વયાખયાયયત કરો.
[3 marks]Write Verilog program of Half Adder using Dataflow method. (બ) ડિા ફલો પદધયતથી Half Adder નો વરીલોગ પરોગરામ લખો.
[4 marks]Write function of Encoder. Develop code of 8X3 Encoder using if….else statement. (ક) Encoder ન કાય ટલખો. if..else વડ 8X3 Encoder નો વરીલોગ કોડ બનાવો.2
[7 marks]